CS/Computer Architecture

[Computer Architecture] 중앙처리장치(CPU) 작동 원리

hanseongbugi 2024. 3. 24. 16:43

CPU

  • CPU는 인간의 두뇌에 해당하는 컴퓨터에서 가장 핵심적인 부분이다.
  • 크게 연산장치, 제어장치, 레지스터 3가지로 구성된다.

연산장치(ALU)

  • 산술 연산과 논리 연산을 수행
    • 산술논리연산장치라고도 불림
  • 연산에 필요한 데이터를 레지스터에서 가져오고, 연산결과를 다시 레지스터로 보냄
  • 덧샘, 뺄샘 등의 산술연산과 배타적 논리합, 논리합, 논리곱 등의 논리연산을 계산하는 디지털 회로

제어장치

  • 명령어를 순서대로 실행할 수 있도록 하는 제어장치
  • 주기억장치에서 프로그램 명령어를 꺼내 해독하고, 그 결과에 따라 명령어 실행에 필요한 제어 신호를 기억장치, 연산장치, 입출력장치로 보냄
    • 프로그램 수행 순서를 제어하는 프로그램 계수기, 수행중인 명령어를 저장하는 명령 레지스터, 명령을 해독해 제어신호를 보내는 명령 해독기로 이루어져있다.
  • 장치들이 보낸 신호를 받아 다음에 수행할 동작을 결정
  • 제어장치는 크게 2가지 방식중 하나로 구성된다.
Hardwired Micro Program
- 상태계수기와 PLA(Programmable Logic Array ) 회로로 이루어지고, 제어신호가 Hardwired Circuit 에 의해서 생성 되도록 구성된 하드웨어
- 고속 처리, 고비용
- RISC에 적용
- 발생 가능한 제어 신호들의 조합을 미리 구성하여 ROM 에 저장했다가 필요 시 신호를 발생시키는 Software
- 저속 처리 저비용
- CISC에 적용

레지스터

  • 고속 기억장치
  • 명령어 주소, 코드, 연산에 필요한 데이터, 연산 결과 등을 임시로 저장
  • 용도에 따라 범용 레지스터전용(특수 목적) 레지스터로 구분됨
  • 중앙처리장치 종류에 따라 사용할 수 있는 레지스터 개수와 크기가 다름

범용 레지스터(General-Purpose)

  • 연산에 필요한 데이터나 연산 결과를 임시로 저장
  • 주로 산술/논리 연산장치에 사용되는 레지스터

전용 레지스터(Dedicated-Purpose)

  • 특별한 용도로 사용하는 레지스터
  • IR(Instruction Register)
    • 수행중인 명령어를 저장하는 레지스터
  • PC(Program Counter)
    • 명령이 저장된 메모리 주소를 가리키는 레지스터
  • AC(Accumulator)
    • 연산 결과를 임시로 저장하는 레지스터
  • MAR(메모리 주소 레지스터)
    • 읽기와 쓰기 연산을 수행할 주기억장치 주소 저장하는 레지스터
  • MBR(메모리 버퍼 레지스터)
    • 주기억장치에서 읽어온 데이터나 저장할 데이터를 임시 저장하는 레지스터

CPU의 동작 과정

  1. 주기억장치는 입력장치에서 입력받은 데이터 또는 보조기억장치에 저장된 프로그램 읽어옴
  2. CPU는 프로그램을 실행하기 위해 주기억장치에 저장된 프로그램 명령어와 데이터를 읽어와 처리하고 결과를 다시 주기억장치에 저장
  3. 주기억장치는 처리 결과를 보조기억장치에 저장하거나 출력장치로 보냄
  4. 제어장치는 1~3 과정에서 명령어가 순서대로 실행되도록 각 장치를 제어

명령어 세트란?

  • CPU가 실행할 명령어 집합
  • 연산 코드(Operation Code) + 피연산자(Operand)로 이루어짐
  • 연산 코드 
    • 실행할 연산
    • 연산, 제어, 데이터 전달, 입출력 기능을 가짐
  • 피연산자
    • 필요한 데이터, 저장 위치
    • 주소, 숫자/문자, 논리 데이터 등을 저장

명령어 사이클

  • CPU는 프로그램 실행하기 위해 주기억장치에서 명령어를 순차적으로 인출하여 해독하고 실행하는 과정을 반복
  • CPU가 주기억장치에서 한번에 하나의 명령어를 인출하여 실행하는데 필요한 일련의 활동을 명령어 사이클이라고 말함
  • 명령어 사이클은 인출->실행->간접->인터럽트 사이클로 나누어짐
  • 주기억장치의 지정된 주소에서 하나의 명령어를 가져오고, 실행 사이클에서는 명령어를 실행함.
  • 하나의 명령어 실행이 완료되면 그 다음 명령어에 대한 인출 사이클 시작

명령어 처리 과정

  • 인출 사이클에서 가장 중요한 부분은 PC(프로그램 카운터) 값을 증가시키는 것
  • PC에 저장된 주소를 MAR로 전달
  • 저장된 내용을 토대로 주기억장치의 해당 주소에서 명령어 인출
  • 인출한 명령어를 MBR에 저장
  • 다음 명령어를 인출하기 위해 PC 값 증가시킴
  • 메모리 버퍼 레지스터(MBR)에 저장된 내용을 명령어 레지스터(IR)에 전달
T0 : MAR ← PC
T1 : MBR ← M[MAR], PC ← PC+1
T2 : IR ← MBR

명령어 실행 과정 (인출 이후)

  • ADD addr 명령어 연산 시
T0 : MAR ← IR(Addr)
T1 : MBR ← M[MAR]
T2 : AC ← AC + MBR
  • 이미 인출이 진행되고 명령어만 실행하면 되기 때문에 PC를 증가할 필요가 없다.
  • IR에 MBR의 값이 이미 저장된 상태를 의미함
  • 따라서 AC에 MBR을 더해주기만 하면 됨

명령어 처리 방식

RISC(Reduced Instruction Set Computer)

  • 컴퓨터 내부적으로 사용하는 명령어 세트를 단순화 시켜서 처리하는 형태로, 단순 명령을 조합해서 하나의 기능을 수행한다.
  • 하나의 사이클로 명령을 처리
  • 복잡한 컴파일러 구조
  • 메모리 접근을 로드(load), 스토어(store) 명령어로 제한

CISC(Complex Instruction Set Computer)

  • 복잡한 명령으로 하나의 기능을 수행하며, RICS와 대조되는 방식이다.
  • 여러 사이클로 명령을 처리
  • 복잡한 마이크로 프로그램구조
  • 많은 명령어가 메모리를 참조

 

 

 

출처

https://github.com/gyoogle/tech-interview-for-developer/tree/master

 

GitHub - gyoogle/tech-interview-for-developer: 👶🏻 신입 개발자 전공 지식 & 기술 면접 백과사전 📖

👶🏻 신입 개발자 전공 지식 & 기술 면접 백과사전 📖. Contribute to gyoogle/tech-interview-for-developer development by creating an account on GitHub.

github.com

https://velog.io/@cksgml1914/CPU-Memory-OS

 

중앙 처리 장치(CPU)와 저장 장치

CPU 컴퓨터 시스템을 통제하고, 소프트웨어 프로그램의 연산을 처리하는 핵심 제어장치로 크게 3가지 요소로 구성되어 있다. 산술/논리 연산장치(ALU) 덧샘, 뺄샘 등의 산술연산과 배타적 논리합,

velog.io